基本格式
target ... : prerequisites ... command ... ...
这是一个文件的依赖关系，也就是说，target 这一个或多个的目标文件依赖于 prerequisites 中的文件，其生成规则定义在 command 中。值得注意的是，在 Makefile 中的命令，必须要以[Tab]键开始。
变量定义与预定义变量
对于在Makefile中重复出现的文件，可以将其自定义成我们所命名的变量。在Makefile中变量一般都是字符串，有点像C语言中的宏，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。
在Makefile中有许多变量预先就定义好了，可供我们直接调用。常用的预定义变量：
$* 不包含扩展名的目标文件名称。
$+ 所有的依赖文件，以空格分开，并以出现的先后为序，可能包含重复的依赖文件。
$< 第一个依赖文件的名称。
$? 所有的依赖文件，以空格分开，这些依赖文件的修改日期比目标的创建日期晚。
$@ 目标的完整名称。
$^ 所有的依赖文件，以空格分开，不包含重复的依赖文件。
$% 如果目标是归档成员，则该变量表示目标的归档成员名称。
使用通配符
在Makefile的编写中我们也可以用到我们平时使用到的通配符。如：星号代表任意个任意字符,*.o代表文件夹中所有.o文件。
显示规则与注释
make 会把其要执行的命令行在命令执行前输出到屏幕上。当我们用“@”字符在命令行前，那么，这个命令将不被 make 显示出来。
如果 make 执行时，带入 make 参数“-n”或“–just-print”，那么其只是显示命令，但不会执行命令，这个功能可以用来调试我们的Makefile，观察我们编写的Makefile的执行顺序。而 make 参数“-s”或“–slient”则是全面禁止命令的显示。
Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用“#”字符，类似于C/C++中的“//”一样。
隐晦规则
在我们使用 Makefile 时，有一些我们会经常使用，而且使用频率非常高的东西，make其实是预先规定好的，其具有自动推导的功能，它可以自动推导文件以及文件依赖关系后面的命令，如.o文件由.c文件编译而来，它们之间的依赖关系是预先就设定好的，于是我们就没必要去在每一个.o文件后都写上类似的命令
Makefile可以嵌套执行，在大型的工程项目中，我们将不同的模块放在不同的文件夹，然后为每个文件夹编写相应的Makefile，有利于我们Makefile的维护。